Инженер-разработчик программного обеспечения САПР, АСУТП

Был больше месяца назад

220 000 ₽

59 лет (родился 08 июля 1966), cостоит в браке, детей нет

Королев, удаленная работа

Занятость

полная занятость

Гражданство

Россия

Контакты

Телефон

Почта

Будут доступны после открытия

Фото, имя и контакты доступны только авторизованным пользователям

Опыт работы 24 года и 5 месяцев

- Декабрь 2015 – май 2022
- 6 лет и 6 месяцев
Старший инженер-программист отдела САПР (Differentiated EDA Tools)
NXP Semiconductors, Зеленоград
https://www.nxp.com
Московская исследовательская лаборатория
Обязанности и достижения:
Разработка алгоритмов и программного обеспечения синтеза топологии сложных и специальных ячеек в САПР Cellerity: - разработка маршрута и методов синтеза топологии многоразрядных КМОП триггеров (multi-bit flip-flops), включая иерархическое разбиение схемы на функциональные фрагменты, планировку относительного размещения фрагментов и их межсоединений; - поддержка синтеза топологии заказных ячеек для блоков управления памятью (memory leaf cells); - поддержка технологий и архитектуры FinFET (14-16 нм), в том числе для сложных и специальных ячеек. Разработка методов иерархической оптимизации топологии аналоговых и смешанных блоков в программном комплексе BEAR: - разработка алгоритмов оптимизации топологии с учётом правил double patterning, а также других правил, характерных для технологий FinFET; - извлечение и повторное использование схемотехнической информации, а также планировки относительного размещения функциональных фрагментов и их межсоединений из готовой топологии заказных ячеек. Участие в проекте интеграции симулятора аналоговых и радиочастотных схем Mica с платформой Cadence Virtuoso ADE: - поиск и исправление ошибок в пользовательском интерфейсе при генерации входной модели симулятора; - улучшенная визуализация данных автоматического тестирования пользовательского интерфейса средствами Tcl/Tk. Участие в разработке ПО: - Cellerity: система автоматического синтеза топологии стандартных ячеек - BEAR: система автоматического сжатия, миграции и оптимизации топологии стандартных ячеек, аналоговых и смешанных IP-блоков - MicaDirect: система интеграции симулятора аналоговых и радиочастотных схем Mica с платформой Cadence Virtuoso ADE Публикации: - доклад "A Method for Synthesis of Regular-Structured Logic Cell Layout", конференция NXP Low Power Design (LPDC), 2021
- Апрель 2004 – ноябрь 2015
- 11 лет и 8 месяцев
Старший инженер-программист отдела САПР (Library Tools)
Freescale Semiconductor, Зеленоград
https://www.freescale.com
Московская исследовательская лаборатория
Обязанности и достижения:
Разработка алгоритмов и программного обеспечения синтеза топологии библиотек стандартных цифровых ячеек в САПР Cellerity: - разработка методов оценки эффекта электромиграции в процессе итеративной трассировки межсоединений и сжатия эскиза топологии КМОП ячеек; - оптимизация размещения КМОП транзисторов с учётом влияния разброса их параметров при изготовлении на производительность схемы; - оптимизация размеров параллельно соединенных КМОП транзисторов для уменьшения общей площади ячейки; - разработка маршрутов согласованного синтеза топологии как похожих фрагментов отдельно взятой КМОП ячейки, так и ячеек одного функционального семейства или функционально близких семейств (например, XOR, XNOR); - интеграция маршрутов синтеза и оптимизации топологии с платформой Cadence Virtuoso. - адаптация программных средств САПР для использования платформы распределенных вычислительных ресурсов LSF. Разработка методов иерархической оптимизации топологии аналоговых и смешанных блоков в программном комплексе BEAR: - поддержка различных режимов сжатия и оптимизации топологии под управлением параметров заданной электрической схемы; - поддержка аналоговых устройств и специальных топологических объектов Virtuoso (multi-part paths, mosaics, fringe capacitors, и др.), улучшенная интеграция с Virtuoso с использованием Cadence Integration Toolkit. Участие в разработке ПО: - Cellerity: система автоматического синтеза топологии стандартных ячеек - BEAR: система автоматического сжатия, миграции и оптимизации топологии стандартных ячеек, аналоговых и смешанных IP-блоков - Mantra: система обработки схемотехнической информации Публикации: - патент США 8726218 "Transistor-Level Layout Synthesis", 2014 - патент США 7721245 "System and Method for Electromigration Tolerant Cell Synthesis", 2010 - доклад "Автоматический синтез топологии стандартных КМОП ячеек, основанный на повторном использовании размещения транзисторов и фрагментов трассировки", Труды всероссийской научно-технической конференции МЭС, ИППМ РАН, 2012 - доклад "Синтез топологии стандартных КМОП ячеек с учетом эффекта электромиграции", Труды всероссийской научно-технической конференции МЭС, ИППМ РАН, 2008 - доклад "CMOS Standard Cell Area Optimization by Transistor Resizing", Proceedings of IEEE East-West Design & Test Workshop, 2006 - доклад "CELLERITY: Система автоматического синтеза топологии стандартных ячеек", Труды всероссийской научно-технической конференции МЭС, ИППМ РАН, 2005
- Январь 1998 – апрель 2004
- 6 лет и 4 месяца
Ведущий специалист
ЗАО «Аква+», Москва
https://aquaplus.ru
Совместное предприятие МГП «Мосводоканал» и Emerson Process Management
Обязанности и достижения:
Разработка и внедрение проектов автоматизации технологических процессов для МГП «Мосводоканал», а также для ряда предприятий нефтегазовой промышленности, с использованием программных средств Intellution FIX32 и iFIX. Разработка программного обеспечения для интеграции различных зарубежных и отечественных систем промышленной автоматизации. Разработка систем сбора данных и управления оборудованием с использованием программируемых контроллеров Fisher-Rosemount, Schneider Electric, Advantech. Обучение пользователей использованию и администрированию программных средств автоматизации производства на объектах заказчика. Участие в проектах промышленной автоматизации: - распределённая система диспетчерского контроля и управления водоснабжением и водоотведением (г. Москва), - система коммерческого учёта передачи нефтепродуктов на газоперерабатывающем заводе (г. Астрахань), - система коммерческого учёта отпуска нефтепродуктов на мазутной станции (г. Вильнюс, Литва). Разработанное ПО: - семейство программ пакетной маршрутизации и преобразования протоколов обмена данными с программируемыми логическими контроллерами (ПЛК) по выделенным и коммутируемым каналам связи, сервер OLE for Process Control (OPC), - программа переноса информации из технологических архивов АСДКУ или ПЛК в реляционную базу данных (SQL Server).

Образование

- Высшее образование
- Дневная/Очная
- 1994
(МИЭТ) Московский институт электронной техники
Факультет: Физико-технический. Аспирантура на кафедре проектирования и конструирования интегральных микросхем
Специальность: Системы автоматизации проектирования в микроэлектронике
- Высшее образование
- Дневная/Очная
- 1989
(МИЭТ) Московский институт электронной техники
Факультет: Физико-технический
Специальность: 05.13.12 Автоматика и электроника (диплом с отличием)

Обо мне

Дополнительные сведения:

Общий стаж работы – более 20 лет. Разработка программного обеспечения систем автоматизированного проектирования (САПР) топологии интегральных микросхем. Проектирование и внедрение распределённых автоматизированных систем управления технологическими процессами (АСУТП). Значительный опыт разработки с использованием языков программирования C и C++, принципов и шаблонов объектно-ориентированного программирования, различных скриптовых языков. Хорошее владение методами и алгоритмами дискретной математики. Постоянная нацеленность на качество своих результатов. Способность решать технически сложные задачи и принимать взвешенные решения. Высокая продуктивность, готовность к самообучению и поддержке своих коллег. Долговременная работа в международной команде исследователей и разработчиков ПО. Более 10 публикаций в специализированных журналах и на научно-технических конференциях (российских и международных). Соавтор 2 патентов. Microsoft Certified Professional (2007). Платформы: Linux, Unix (Solaris), Windows. Языки программирования: C/C++, Tcl/Tk, Unix shell, SKILL, Visual Basic, Pascal, Fortran. Базы данных: OpenAccess, Cadence CDBA, Microsoft SQL Server, Microsoft Access, Clarion. Программные средства САПР: Cadence Virtuoso (Layout XL, ADE Explorer/Assembler). Программные средства и протоколы АСУТП: Intellution FIX32, iFIX, iHistorian; Modicon Modbus, Fisher-Rosemount ROC.