Москва
Резюме № 35289083
Обновлено 12 июня 2024
no-avatar

Инженер-программист ПЛИС / FPGA-дизайнер

Был в этом месяце
По договорённости
56 лет (родился 25 июля 1969), cостоит в браке, есть дети
Гюмриготов к переезду: Москва, Санкт-Петербург  и ещё 1 город
Занятость
не указано
Гражданство
Россия
Контакты
Телефон

Почта
Будут доступны после открытия
Фото, имя и контакты доступны только авторизованным пользователям

Опыт работы 19 лет и 7 месяцев

    • Август 2010 – работает сейчас
    • 15 лет и 4 месяца

    Branch Manager

    "Instigate" CJSC, Gyumri Branch. http://www.instigatedesign.com, Гюмри

    Обязанности и достижения:

    Promotion history: 09/2010-03/2011 Manager of ESL project – Proximus (developed by Instigate). 04/2011-08/2013 Corporate Application Engineer - subcontracted Semiconductor Company ("Tabula" Santa Clara, CA). 09/2013-08/2014 Manager of a SQA team – subcontracted Atmel Aerospace Corporation 09/2014 – present Lead of a Customer Support team - subcontracted Atmel Aerospace Corporation (http://www.atmel.com/products/rad-hard/rad-hard-fpgas/default.aspx). Projects 1. Enhance the Proximus to support FPGA projects build automation, provide communication between host application and FPGA via USB_2 and RS232. 2. Implement User Library Clock macros (Clock generator/divider/multiplayer) for customer technology specific 3-D FPGA (Tabula) 3. Analyze and determine the source of problems /hardware or software/ in proprietary FPGA compiler or HDL design. 4. FPGA flow testing (synthesis, placement, routing, bit-stream generation, configuration). 5. Implement post-synthesis simulation VHDL (VITAL) library of FPGA specific cells.
    • Май 2006 – июль 2010
    • 4 года и 3 месяца

    Hardware engineer

    PUL Inc Gyumri branch http://www.pul.am/pul/, Гюмри

    Обязанности и достижения:

    1. Various implementations of cryptographic hash algorithms (SHA1, MD5) written in VHDL HDL intended to work on Lattice FPGA based boards designed by PUL Ltd. 2. Management and development of the Logic Analyzer (with: 200 MHZ smp., 16 test pins, 8 trig. mode, USB interface, GUI in Visual C++) based on Lattice FPGA

Образование

Обо мне

Дополнительные сведения:

Verilog, VHDL, TCL, C++/STL, Precision, Formality tools, Primetime, STA, ModelSim, NC Sim, Aldec Riviera, Verdi Debug System, proprietary FPGA compiler, Xilinx tools, Lattice Semiconductor, DXP, Digital Design Synthesis (Design Compiler), CMOS IC Layout, DSP, ..
Фото, имя и контакты доступны только авторизованным пользователям
Работа в МосквеРезюмеIT, Интернет, связь, телекомРазработка, программированиеИнженер программист